



GUÍA DOCENTE
**ARQUITECTURA DE
COMPUTADORES**

Coordinación: ROIG MATEU, CONCEPCION

Año académico 2022-23

Información general de la asignatura

Denominación	ARQUITECTURA DE COMPUTADORES			
Código	102014			
Semestre de impartición	2o Q(SEMESTRE) EVALUACIÓN CONTINUADA			
Carácter	Grado/Máster	Curso	Carácter	Modalidad
	Doble titulación: Grado en Ingeniería Informática y Grado en Administración y Dirección de Empresas	2	OBLIGATORIA	Presencial
	Grado en Ingeniería Informática	2	OBLIGATORIA	Presencial
	Máster Universitario en Ingeniería Informática		COMPLEMENTOS DE FORMACIÓN	Presencial
Número de créditos de la asignatura (ECTS)	6			
Tipo de actividad, créditos y grupos	Tipo de actividad	PRALAB	TEORIA	
	Número de créditos	3	3	
	Número de grupos	3	2	
Coordinación	ROIG MATEU, CONCEPCION			
Departamento/s	INFORMATICA E INGENIERIA INDUSTRIAL			
Distribución carga docente entre la clase presencial y el trabajo autónomo del estudiante	Glogalmente la asignatura tiene 60 horas de clase presencial y 120 horas de trabajo autónomo del/la estudiante.			
Información importante sobre tratamiento de datos	Consulte este enlace para obtener más información.			
Idioma/es de impartición	Catalán			

Profesor/a (es/as)	Dirección electrónica\profesor/a (es/as)	Créditos impartidos por el profesorado	Horario de tutoría/lugar
BIGORDA SOLDEVILA, TOMAS	tomas.bigorda@udl.cat	6	
ROIG MATEU, CONCEPCION	concepcio.roig@udl.cat	6	
TOMAS CUÑAT, ROSA ANA	rosana.tomas@udl.cat	3	

Información complementaria de la asignatura

Asignatura que se imparte durante el segundo cuatrimestre de segundo curso de la titulación.

Es una asignatura de carácter obligatorio.

Para cursar la asignatura se requieren los conocimientos de las unidades funcionales del sistema computador que se dan en las asignaturas previas de Estructura de Computadores I y II.

Objetivos académicos de la asignatura

- Estudiar el funcionamiento global de la memoria jerárquica del computador i los distintos niveles que la forman.
- Aprender la organización de la información en el sistema de memoria para que el acceso a la misma sea eficiente.
- Conocer el mecanismo de ejecución segmentada de las instrucciones dentro del procesador y evaluar su rendimiento.
- Estudiar los procesos y algoritmos necesarios para llevar a cabo las operaciones aritméticas básicas y las complejas dentro de la unidad aritmética.
- Analizar las diferentes soluciones que se presentan, desde el punto de vista de eficiencia y de coste. Saber valorar qué soluciones de diseño llegan a un mejor compromiso entre coste y rendimiento.

Competencias

Competencias específicas de la titulación

- GII-FB5: Conocimiento de la estructura, organización, funcionamiento e interconexión de los sistemas informáticos, los fundamentos de su programación, y su aplicación para la resolución de problemas propios de la ingeniería.
- GII-CRI9: Capacidad de conocer, comprender y evaluar la estructura y arquitectura de los computadores, así como los componentes básicos que los conforman.

Competencias transversales de la titulación

- EPS5: Capacidad para la abstracción y el razonamiento crítico, lógico y matemático.

Contenidos fundamentales de la asignatura

A. CONTENIDOS TEÓRICOS

1. Jerarquía de memoria

1.1. Introducción

Conceptos generales.

Principio de localidad.

1.2. Memoria *cache*

Configuraciones de memoria *cache*.

Asignación e identificación de bloques.

Políticas de sustitución de bloque.

Políticas de escritura.

Coherencia de datos.

Rendimiento de la memoria *cache*.

1.3. Memoria principal

Organización para la mejora de rendimiento.

Alternativas tecnológicas.

1.4. Memoria virtual.

Elementos de la memoria virtual.

Tabla de páginas

TLB (Transaction Look-aside Buffer).

2. Procesamiento segmentado

2.1. Conceptos básicos

2.2. Tratamiento de riesgos

Riesgos estructurales.

Riesgos de datos.

Riesgos de control.

2.3. Influencia del repertorio de instrucciones.

2.4. Ejecución superescalar.

3. Procesamiento aritmético

3.1. Circuitos sumadores.

Semi-sumador, sumador básico, sumador paralelo.

Sumador con cálculo de carry anticipado.

Circuito sumador/restador.

3.2. Algoritmos de multiplicación binaria.

1.3. Algoritmos de división binaria.

1.5. Aritmética en coma flotante

Representación números en coma flotante

Representación aproximada: rango y precisión.

Operaciones de suma y resta.

Operaciones de multiplicación y división.

B. CONTENIDOS PRÁCTICOS

Simulación de las unidades funcionales del sistema.

- Práctica sobre jerarquía de memoria con el simulador SMPcaché. (Tema 1)

- Practica de ejecución segmentada con el simulador WinMIPS64. (Tema 2)

Ejes metodológicos de la asignatura

Las clases se imparten en modalidad presencial y se dividen en clases de grupo de teoría (grupo Teo) y clases de grupo de problemas/prácticas (grupo PraLab).

Los contenidos que se dan en cada uno de los grupos se distribuyen de la siguiente manera:

- Grupo teoría: Son clases de tipo expositivo en las que se dan los contenidos de la asignatura.

- Grupo PraLab: Se resuelven problemas y prácticas, de forma participativa e interactiva, de los contenidos expuestos en las clases de teoría.

Plan de desarrollo de la asignatura

Semana	Descripción	Actividad Grupo Teoría	Actividad Grupo PraLab
1	Jerarquía de memoria	Presentación asignatura. Conceptos generales. Principio de localidad.	Ejercicios de jerarquía de memoria
2	Jerarquía de memoria	Configuraciones de memoria cache. Asignación e identificación de bloques	Ejercicios de jerarquía de memoria
3	Jerarquía de memoria	Políticas de sustitución de bloque y escritura	Ejercicios de jerarquía de memoria
4	Jerarquía de memoria	Coherencia de datos	Ejercicios de jerarquía de memoria
5	Jerarquía de memoria	Rendimiento de la memoria cache	Prácticas de jerarquía de memoria

6	Jerarquía de memoria	Memoria principal. Memoria virtual.	Prácticas de jerarquía de memoria
7	Procesamiento segmentado	Conceptos básicos	Ejercicios de procesamiento segmentado
8	Procesamiento segmentado	Tratamiento de riesgos	Ejercicios de procesamiento segmentado
9	Examen parcial	Realización primer parcial	
10	Procesamiento segmentado	Tratamiento de riesgos	Prácticas de procesamiento segmentado
11	Procesamiento segmentado	Influencia del repertorio de instrucciones. ejecución superescalar	Prácticas de procesamiento segmentado
12	Procesamiento aritmético	Circuitos sumadores	Ejercicios de procesamiento aritmético.
13	Procesamiento aritmético	Algoritmos de multiplicación binaria	Ejercicios de procesamiento aritmético.
14	Procesamiento aritmético	Algoritmos de división binaria	Ejercicios de procesamiento aritmético.
15	Procesamiento aritmético	Aritmética en coma flotante	Ejercicios de procesamiento aritmético.
16 i 17	Exámenes parciales	Realización segundo parcial	
18	Tutorías		
19	Exámenes recuperación	Realización examen de recuperación, si es necesario.	

Sistema de evaluación

Acr.	Actividades evaluación	Ponderación	Nota Mínima	En grupo	Obligatoria	Recuperable
P1	Examen 1 ^{er} Parcial	30%	NO	NO	NO	SI
P2	Examen 2 ^{on} Parcial	50%	NO	NO	NO	SI
PRA	Prácticas	20%	NO	SI (<=2)	NO	NO
NOTA_FINAL=30% P1+50% P2+20% PRA Para superar la asignatura es necesario que NOTA_FINAL sea mayor o igual que 5						
En caso de no haber superado la asignatura se puede ir al examen de recuperación de cada uno de los dos exámenes parciales. En este caso la nota se calculará de la siguiente manera: N_rec_P1: nota recuperación primer parcial (o nota P1 si no se realiza el examen de recuperación) N_rec_P2: nota recuperación segundo parcial (o nota P2 si no se realiza el examen de recuperación) NOTA_FINAL = 30% N_rec_P1 + 50% N_rec_P2+ 20% PRA						

Bibliografía y recursos de información

Stallings W., *Organización y arquitectura de computadores*. (7 edición) Prentice-Hall.

Hamacher C., Vranesic Z., Zaky S. *Organización de computadores* (5ª edición). McGraw-Hill.

Ortega J., Anguita M., Prieto A. *Arquitectura de computadores*. Thomson.

Hennessy J. L., Patterson D. A. *Computer Architecture. A Quantitative Approach*. Morgan Kaufmann.